您好~歡迎光臨珠海市中芯集成電路有限公司網站~
珠海市中芯集成電路有限公司
咨詢熱線：
0756-8632035
CHNCHIP ENGINEERING CO.,LTD.
搜索
CUSTOMER
以客戶為中心
quality
以質量求生存
SERVICE
以服務求發展
新聞動態
NEWS
您的位置：
半導體廠商如何做芯片的出廠測試？
來源:知乎
|
作者:溫戈
|
發布時間: 2021-09-24
|
4987 次瀏覽
|
?? 點擊朗讀正文
??
?
|
分享到:
編輯推薦: |
本文主要針對2個問題進行展開，介紹半導體廠商如何做芯片的出廠測試，希望對您的學習有所幫助。 |
例如 Intel 的 i7，蘋果的 A6，這樣復雜的 IC 要測的功能恐怕很多。
我想得到的困難有
1、BGA 這樣的封裝，應該不能多次焊接吧，那又如何上電測試呢?
2、那么多的功能，真的要寫軟件一樣一樣測嗎？很費時間吧
先來說一下完整的測試流程，再針對題主的兩個問題回答一下。
一、芯片測試概述
芯片測試分兩個階段，一個是CP（Chip Probing）測試，也就是晶圓（Wafer）測試。另外一個是FT（Final Test）測試，也就是把芯片封裝好再進行的測試。
CP測試的目的就是在封裝前就把壞的芯片篩選出來，以節省封裝的成本。同時可以更直接的知道Wafer 的良率。CP測試可檢查fab廠制造的工藝水平。現在對于一般的wafer成熟工藝，很多公司多把CP給省了，以減少CP測試成本。具體做不做CP測試，就是封裝成本和CP測試成本綜合考量的結果。
一片晶圓越靠近邊緣，die（一個小方格，也就是一個未封裝的芯片）出問題的概率越大。
隨著芯片規模的越來越大，測試也更為復雜。ATE（Automatic Test Equipment）也就應運而生。 目前ATE公司最大的是Teradyne和愛德萬，NI目前也在做這一塊，并且很多小公司都在用NI的儀器。國內的公司知名的有長川科技。
ATE作為集成了眾多高精密的Instruments的設備，價格自然不菲。一臺泰瑞達的高端Ultra Flex可以買上海的幾套房！
二、芯片測試流程
在測試之前，當然要有ATE設備，CP測試需要Probe Card, FT測試需要Load board, Socket等。來一張全家福吧。最下邊左一是Load Board(又叫DUT Board), 左二是Probe Card.
然后由芯片設計公司來提供Design Spec和Test Spec(datasheet)來制定Test Plan,開發測試程序，建立測試項。
Test Plan示意圖：
一般測試通常包含以下測試項：
DC parameters Test
主要包含以下測試，Continuity測試(又稱open/short test)主要是檢查芯片的引腳以及和機臺的連接是否完好。其余的測試都是檢查DC電氣參數是否在一定的范圍內。
Continuity Test
Leakage Test (IIL/IIH)
Power Supply Current Test (IDDQ)
Other Current/Voltage Test (IOZL/IOZH, IOS, VOL/IOL, VOH/IOH)
LDO，DCDC 電源測試。
以下這張圖就是open/short test原理示意圖，DUT（Device Under Test）的引腳都掛有上下兩個保護二極管，根據二極管單向導通以及截至電壓的特性，對其拉/灌電流，然后測試電壓，看起是否在設定的limit范圍內。
整個過程是由ATE里的instruments PE(Pin Electronics)完成的。
Digital Functional Test
這部分的測試主要是跑測試向量（pattern），pattern則是設計公司的DFT工程師用ATPG（auto test pattern generation）工具生成的。
pattern測試基本就是加激勵，然后捕捉輸出，再和期望值進行比較。
與Functional Test相對應的的是Structure Test，包括Scan，Boundary Scan等，Pattern是根據芯片制造過程中產生的的defects和fault 模型來產生的，詳細介紹參見下文。
應用Structure Test能更好的提高覆蓋率。
當然還有Build-in-Self-Test (BIST）主要是針對memory進行的測試。
AC Parameters Test
主要是AC Timing Tests，包含Setup Time, Hold Time, Propagation Delay等時序的檢查。
ADC and DAC Test
主要是數模/模數混合測試，檢查信號經過ADC/DAC后的信號是否符合期望，這個地方涉及到的信號知識比較多?？傮w來說包含靜態測試和動態測試。
Static Test – Histogram method (INL, DNL)
Dynamic Test – SNR, THD, SINAD
除了以上常規測試項，根據芯片的類型不同可能會進行不同的測試，比如RF測試，SerDes高速測試。Efuse測試等。
一個基本的測試流程圖如下：
所有的測試項都是在ATE上執行的，一般會執行幾秒到幾十秒，因為ATE是根據機時來付費的（很少有海思，蘋果這種土豪公司一次買數十臺），所以縮短測試時間變得尤其重要！另外一般芯片在量產測試的時候，都是百萬顆或者千萬顆，每個芯片節省一秒，總體來說縮短的時間還是很可觀的。
在測試執行完成后，ATE會輸出一個Datalog，以顯示測試結果。對于測試pass或fail測試項的不同，也會對其進行分類(Bin)，最后由Handler分揀。
datalog 示意圖：
以上就是芯片的測試完整流程。再放兩張芯片測試的封測廠/實驗室的環境圖：
至于題主的兩個問題：
1、BGA 這樣的封裝，應該不能多次焊接吧，那又如何上電測試呢？
對于封裝好的芯片，通常測試是不需要進行焊接的，它和ATE機臺的連接方式是通過socket和Load board。
socket也就是放芯片的底座，長這樣：
不同大小，不同封裝類型的芯片，socket也不同，有專門的做這個的廠商。
先把芯片放到socket里，再把socket放到load board上，load board再放在機臺上。有的load board很重，對很多女同志來說搬起來是有些辛苦啊！
一個load board上面支持放多個socket，我們稱其為site。示意圖如下，共6個site，可以對6個芯片同時進行測試：
2、那么多的功能，真的要寫軟件一樣一樣測嗎？很費時間吧
在這里先說明一下，芯片的邏輯功能是有IC驗證工程師來完成的，是在流片之前，并不依賴于測試。
而芯片測試里的function test/structure test是跑pattern， 測試的是在制造過程中芯片是否有缺陷，從而影響功能/性能。
所以測試工程師所需要的關心的就是把pattern都跑通，如果跑不通可能會和DFT工程師一起進行diagnosis。
測試工程在寫測試項的時候，也不是要一行一行代碼去寫，通常ATE機臺的嵌入式軟件都有提供測試項的Template, 只需要填寫參數就好。另外針對一些大客戶的成熟測試項，也會開發一些測試模板，留好必要的參數接口，這樣就很方便應用到其他的芯片測試上。
寫在最后：
一個完備的的芯片測試不是靠芯片測試工程師一個人完成的，而是需要設計工程師，DFT工程師的支持，以及由可靠的EDA工具，優秀的硬件支撐等多方因素共同決定的。
芯片測試是極其重要的一環，有缺陷的芯片能發現的越早越好。在芯片領域有個十倍定律，從設計-->制造-->封裝測試-->系統級應用，每晚發現一個環節，芯片公司付出的成本將增加十倍?。。?/span>
所以測試是設計公司尤其注重的，如果把有功能缺陷的芯片賣給客戶，損失是極其慘重的，不僅是經濟上的賠償，還有損信譽。因此芯片測試的成本也越來越高！
在 IC 行業，每一個環節都要十分小心，一次流片的費用在數十萬美金，一天的ATE機臺使用幾百美金。而一個芯片的利潤可能只有幾美分。這也是IC行業投資周期長，收益少的原因，基本前幾年都在虧錢。幸運的是國家越來越重視芯片了，期待國內IC發展能越來越好。
源文地址：https://daily.zhihu.com/story/9731271 略有修改
版權聲明： 本站內容除原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：0756-8632035；郵箱：zhcce@chnchip.com.cn。
珠海市中芯集成電路有限公司是一家專業從事集成電路后序加工的高科技電子公司，可以為客戶提供晶圓測試（wafer testing）、晶圓切割Dicing Saw（半切及貼膜全切） 、晶圓研磨減?。╳afer back grinding）、成品測試及tcp/cof/cob封裝等全方位的服務。公司是中國半導體行業協會會員，珠海市軟件行業協會副會長單位，獲授國家高新技術企業，廣東省“守合同重信用”企業，通過ISO 9001：2008和ISO 9001：2015體系認證。中芯的行為準則是“以客戶為中心，以質量求生存，以服務求發展！”，希望通過我們的專業程度和不懈的努力，為客戶提供低成本、高品質的產品。